真假0.7nm？IBM又玩了一次“文字游戏”

当芯片制程推进至2nm节点后，传统工艺已经触碰到物理层面的天花板，继续压缩晶体管间距就会出现严重的量子隧穿漏电、发热失...

当芯片制程推进至2nm节点后，传统工艺已经触碰到物理层面的天花板，继续压缩晶体管间距就会出现严重的量子隧穿漏电、发热失控等问题，无论优化材料还是改进工艺，都无法兼顾性能的提升与功耗的控制，因此我们看到近几年主流芯片都在2nm节点附近停滞。

就在6月25日，IBM带来了一项重磅突破，正式推出全球首个亚 1 nm芯片技术，其晶体管架构革命性地达到了0.7nm，即 7 埃米节点。

也正是在数年前，IBM公布了世界首个2nm制程芯片，在指甲盖大小（150mm²）的芯片上安装500亿个晶体管。这一次IBM又一次拿下了全球首发。

不过从2nm直接跨越到0.7nm，IBM其实是玩了一次视觉上的“文字游戏”。

IBM并非单纯将晶体管尺寸进行压缩，而是放弃沿用数十年的底层搭建逻辑，用三维立体重构替代传统平面布局，这套核心技术就是IBM自研的NanoStack"纳米堆叠"架构，也是业界首个已知的基于纳米片的三维垂直晶体管设计。

此前，行业主流的FinFET、GAA技术，本质上都是一种平面架构，只能通过改良栅极的包裹方式来缓解漏电问题，始终没有跳出平面，空间利用率早已被压榨到极致.

IBM的思路就是利用垂直维度，将“平房”改造成多层的“立体建筑”，从实现芯片结构在维度上的升级。

具体到细节来看，IBM的研发团队改变了传统单片晶圆一体加工的模式，改用三维顺序集成与超薄介电层键合技术，先在两片独立晶圆上分别制作n型、p型两类核心晶体管，完成精准工艺打磨后，再将两片晶圆倒扣垂直粘合，通过介质层实现垂直互联，最终形成立体堆叠结构。

报道称，在同等芯片面积上，全新架构可集成近1000亿个晶体管，密度几乎是此前2nm芯片的两倍；另一方面，新架构还能实现精细化功耗调控，立体堆叠的每一层晶体管都可以搭配不同适配材料，芯片设计人员能够独立优化每层器件的导通性能与能耗，从而摆脱传统平面晶体管性能与功耗无法兼顾的难题。

当然，正如前文所说，IBM的0.7nm只是“等效”0.7nm，如今芯片制程的数字早已不代表精准的物理尺寸，更多是技术代际的标识，因此我们也不能过分夸大这项技术，毕竟首发了2nm芯片的IBM至今也没能实现量产。

当然，这一次IBM似乎不甘心只做首发选手，而是想把0.7nm技术真正实现量产。

报道称，在技术落地与产业布局上，IBM早已做好完整铺垫，后续将搭载业界顶尖的High NA EUV超高精度光刻设备，同时联合泛林集团、东京电子等行业巨头协同打磨配套工艺，目前已成功研发出可正常工作的实用化器件。目前研发团队已完成了一系列的验证实验，证明NanoStack架构能够稳定量产制造，且可正常完成各类计算任务。

另外根据VLSI 2026行业大会上披露的测试数据显示，该架构能够让芯片的SRAM缓存面积缩减40%，大幅提升数据传输带宽与读写效率，从而精准适配生成式AI、大型云计算数据中心等高算力、高吞吐的核心应用场景。在当下AI产业高速发展的背景下，抢跑0.7nm工艺的IBM自然能得到更多关注。

按照官方量产规划，这套0.7nm技术最快5年内即可进入商用量产阶段。与此同时，IBM同步布局前沿赛道，筹备成立全球首家独立量子晶圆代工厂Anderon，实现先进逻辑芯片与量子芯片技术双线布局，进一步巩固自身在全球半导体前沿领域的引领地位。

最后，记得关注微信公众号：镁客网（im2maker），更多干货在等你！